发明名称 分离式多栅极场效应晶体管
摘要 本发明涉及分离式多栅极场效应晶体管。提供了一种基于分离式多栅极场效应晶体管射频装置的半导体器件。半导体器件包括衬底以及在衬底的上方并与沟道轴线正交的栅极结构。半导体器件还包括在衬底的上方的沿着沟道轴线的半导体鳍形结构。半导体还包括在栅极结构的下方并与栅极结构和半导体鳍形结构接触的栅极氧化区。栅极氧化区具有拥有第一厚度和第一长度的第一区。栅极氧化区还具有拥有第二厚度和第二长度的第二区。第一厚度大于第二厚度。第一区和第二区沿着沟道轴线并排地形成。
申请公布号 CN104124242B 申请公布日期 2017.04.12
申请号 CN201410163578.9 申请日期 2014.04.22
申请人 安华高科技通用IP(新加坡)公司 发明人 伊藤明
分类号 H01L27/02(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L27/02(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 张世俊
主权项 一种电路装置,包括:包括以下结构的半导体器件:衬底;栅极结构,在所述衬底的上方并与沟道轴线正交;半导体鳍形结构,沿所述沟道轴线在所述衬底的上方;以及栅极氧化区,在所述栅极结构的下方并与所述栅极结构和所述半导体鳍形结构接触,所述栅极氧化区具有拥有第一厚度和第一长度的第一区,所述栅极氧化区具有拥有第二厚度和第二长度的第二区,所述第一厚度大于所述第二厚度,所述第一区和所述第二区沿着所述沟道轴线并排地形成,其中,使用具有第一操作电压的低操作电压过程和具有第二操作电压的高操作电压过程的组合利用CMOS逻辑铸造技术来形成所述半导体器件,所述CMOS逻辑铸造技术包括对应于一个或多个操作电压的一个或多个最小设计规则,所述第一操作电压小于所述第二操作电压,其中,所述第二厚度与所述第二操作电压相关联并且所述第一厚度与所述第一操作电压相关联。
地址 新加坡新加坡市