发明名称 半導体装置、及び半導体装置の製造方法
摘要 半導体装置は、第1の柱状シリコン層(129、131、132、134)と、前記第1の柱状シリコン層の周囲に形成された第1のゲート絶縁膜(162)と、第1のゲート絶縁膜の周囲に形成された、金属からなるゲート電極(168a、170a)と、ゲート電極に接続された、金属からなるゲート配線(168b、170b)と、第1の柱状シリコン層(129、131、132、134)の上部周囲に形成された第2のゲート絶縁膜(173)と、第2のゲート絶縁膜の周囲に形成された、第1の金属材料からなる第1のコンタクト(179a、179b、181a、181b)と、第1のコンタクトの上部と第1の柱状シリコン層の上部とを接続する、第2の金属材料からなる第2のコンタクト(183a、183b、185a、185b)と、第1の柱状シリコン層の下部に形成された第2の拡散層(143a、143b)と、第2のコンタクト上に形成された、抵抗が変化する記憶素子(201a、201b、202a、202b)と、を有する。
申请公布号 JPWO2015045054(A1) 申请公布日期 2017.03.02
申请号 JP20140531011 申请日期 2013.09.26
申请人 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. 发明人 舛岡 富士雄;中村 広記
分类号 H01L27/105;H01L45/00 主分类号 H01L27/105
代理机构 代理人
主权项
地址