发明名称 形成集成电路的方法及相关的集成电路
摘要 公开了一种形成集成电路的方法(100)。该方法包括:i)由设置在一半导体基底上的至少一第一晶圆材料形成至少一对光电器件,所述第一晶圆材料不同于硅;ii)刻蚀所述第一晶圆材料以形成一第一凹槽,供一第二材料填充;iii)处理(104)所述第二材料以形成用于耦接所述至少一对光电器件的一波导,从而定义一光学互连件;以及iv)将具有至少一个晶体管的至少一个经部分处理的CMOS器件层与所述第二半导体基底相键合(106),以形成集成电路,该经部分处理的CMOS器件层与该光学互连件邻近设置。还公开了一种集成电路。
申请公布号 CN106463522A 申请公布日期 2017.02.22
申请号 CN201580011709.4 申请日期 2015.01.14
申请人 麻省理工学院;新加坡国立大学;南洋理工大学 发明人 张文甲;王冰;张利;朱兆旻;尤尔根·米歇尔;蔡树仁;白俐翾;谢小明;永坚·K·李
分类号 H01L27/15(2006.01)I;G02B6/12(2006.01)I;H01L27/00(2006.01)I;H01L31/12(2006.01)I 主分类号 H01L27/15(2006.01)I
代理机构 上海思微知识产权代理事务所(普通合伙) 31237 代理人 智云
主权项 一种形成集成电路的方法,其特征在于,包括:i)由设置在一半导体基底上的至少一第一晶圆材料形成至少一对光电器件,所述第一晶圆材料不同于硅;ii)刻蚀所述第一晶圆材料以形成第一凹槽,供一第二材料填充;iii)处理所述第二材料以形成用于耦接所述至少一对光电器件的一波导,从而定义一光学互连件;以及iv)将具有至少一个晶体管的至少一个经部分处理的CMOS器件层与所述半导体基底相键合,以形成集成电路,该经部分处理的CMOS器件层与该光学互连件邻近设置。
地址 美国马萨诸塞州