发明名称 基于Zynq‑7000的图像监控系统
摘要 本发明公开了基于Zynq‑7000的图像监控系统,包括安森美图像传感器,采集图像视频信息并将信息通过FMC子板上传给Zedboard开发板,Zedboard开发板的HDMI_IN接口从FMC子板上获取图像数据,通过VTC模块检测视频数据的行场信号,并根据行场信号判断图像的分辨率,通过TPG模块将图像传输给DVI2AXI模块,DVI2AXI模块将TPG模块输出的图像转换为满足AXI_Stream接口协议的数据格式,并通过AXI_Stream接口协议传输至CRESMAPLE模块,完成YUV数据格式的转换,接着将YUV数据由YUV2RGB模块转换成RGB数据格式,再通过Video DMA IP核将图像数据传送至存储器中供滤波处理,利用M‑JPEG对图像进行压缩编码后,再经过Web服务器发送至浏览器。本发明具有内部数据总线速度快,高性能的处理器用于清晰图像处理,高性能的Web服务器,处理和响应速度快等优点。
申请公布号 CN103856761B 申请公布日期 2017.02.15
申请号 CN201410095583.0 申请日期 2014.03.14
申请人 山东大学 发明人 贾智平;凌琨;张磊
分类号 H04N7/18(2006.01)I 主分类号 H04N7/18(2006.01)I
代理机构 济南圣达知识产权代理有限公司 37221 代理人 张勇
主权项 基于Zynq‑7000的图像监控系统,其特征是,包括安森美图像传感器,所述安森美图像传感器采集图像视频信息并将信息通过FMC子板上传给基于Zynq‑7000的Zedboard开发板,所述Zedboard开发板上集成双核ARM Cortex‑A9处理器的处理系统Processing System和Xilinx可编程逻辑Programmable Logic;所述Zedboard开发板的HDMI_IN接口从FMC子板上获取图像数据,通过VTC模块检测视频数据的行场信号,并根据行场信号判断图像的分辨率,通过TPG模块将图像传输给DVI2AXI模块,所述DVI2AXI模块将TPG模块输出的图像转换为满足AXI_Stream接口协议的数据格式,并通过AXI_Stream接口协议传输至CRESMAPLE模块,完成YUV数据格式的转换,接着将YUV数据由YUV2RGB模块转换成RGB数据格式,当完成数据转换后,再通过Video DMA IP核将图像数据传送至存储器中供滤波处理,滤波处理完成后的图像或者不需要滤波的图像,通过LogicCVC IP核输出至HDMI/DVI接口芯片完成显示,利用M‑JPEG对图像进行压缩编码后,再经过Web服务器发送至浏览器;所述通过TPG模块将图像传输给DVI2AXI模块,如果有外部图像输入,则将外部图像采集后输出至DVI2AXI模块;如果没有外部图像输入,则自行产生1080P的测试图像输出至DVI2AXI模块;所述Zedboard开发板上配备了LPC FMC插槽,所述LPC FMC插槽与FMC子板连接,所述LPC FMC插槽与HDMI_IN接口连接;所述双核ARM Cortex‑A9处理器的处理系统Processing System与Xilinx可编程逻辑Programmable Logic之间的连接接口为三个AXI Interconnect互联矩阵,其中一个AXI Interconnect互联矩阵接到AXI_GP端口,另外两个AXI Interconnect互联矩阵接到AXI_HP接口;所述接到AXI_GP端口的AXI Interconnect互联矩阵会通过AXI Lite连接到所有硬件外设,作为双核ARM Cortex‑A9处理器的处理系统Processing System访问外设寄存器的通道;所述另外两个AXI Interconnect互联矩阵分别是视频输入输出硬件模块,通过AXI_HP访问存储器设备,以及图像硬件Sobel滤波硬件模块,通过AXI_HP访问存储器的连接;所述滤波处理,如果上层指令为软件滤波,则双核ARM Cortex‑A9处理器的处理系统Processing System从内存中读取图像数据完成滤波后在存储回内存中;如果上层指令为硬件滤波,则Xilinx可编程逻辑Programmable Logic中的硬件Sobel滤波模块通过AXI Interconnect→AXI_HP从DDR3存储器中获得图像数据,完成滤波处理后,再存储回DDR3存储器中;所述Web服务器包括认证模块,所述认证模块接收浏览器的连接请求,并与请求处理模块建立连接关系,所述请求处理模块包括处理选择模块,所述处理选择模块接收浏览器的HTTP请求,如果是动态请求就利用CGI动态处理模块进行处理,先调用消息头处理模块的函数处理请求,初始化并填写CGI环境变量,然后执行CGI函数,等待执行结果,最后根据CGI规范解析返回的结果,生成响应信息,填写在相应结构中,返回给处理选择模块,返回给浏览器;如果是静态请求就利用静态页面处理模块进行处理,根据已解析的HTTP请求,首先调用消息头处理模块的函数处理请求,然后查询内存中的静态页面镜像,并生成相应信息,填写在相应结构体重,返回给处理选择模块,返回给浏览器;利用Zynq中FPGA部分完成高速视频的预处理,所述预处理包括膨胀、腐蚀、白平衡、滤波和多路视频的拼接,而ARM负责操作系统运行、控制及运算;图像采集和Web服务器相结合,减少图像传输到Web服务器的时间,用户发送请求到Web服务器,从内部总线获取到图像信息。
地址 250061 山东省济南市历城区山大南路27号