射频卡芯片安全协处理器及电子标签读写器

摘要

本发明公开了一种射频卡芯片安全协处理器及电子标签读写器，其中协处理器包括：SM2 IP核单元，用于提供有源电子标签应用中的数字签名/身份验证、密钥协商或数据加密/解密功能的安全机制；SM3 IP核单元，用于提供消息杂凑安全机制；SM7 IP核单元，用于提供满足射频卡标准的安全机制；模乘模块，用于完成1024bit大数RSA算法的模乘硬件加速；存储单元，用于作为射频卡芯片安全协处理器与处理单元的接口，根据来自处理单元的指令为SM2 IP核单元、SM3 IP核单元、SM7 IP核单元或模乘模块提供控制字，使其中一个功能模块使能；控制模块，用于当SM2 IP核单元、SM3IP核单元、SM7IP核单元或模乘模块中的一个功能模块使能后，通过控制模块的输出端将数据写入存储单元。

主权项

一种射频卡芯片安全协处理器，其特征在于，包括：SM2IP核单元，用于提供有源电子标签应用中的数字签名/身份验证、密钥协商或数据加密/解密功能的安全机制；SM3IP核单元，用于提供消息杂凑安全机制；SM7IP核单元，用于提供满足射频卡标准的安全机制，包括：密钥分散、安全报文加解密、安全报文MAC计算和MAC/TAC/GMAC/GTAC计算；模乘模块，用于完成1024bit大数RSA算法的模乘硬件加速；存储单元，用于作为所述射频卡芯片安全协处理器与中央处理单元的接口，根据来自所述中央处理单元的指令为所述SM2IP核单元、所述SM3IP核单元、所述SM7IP核单元或所述模乘模块提供控制字，使其中一个功能模块使能；控制模块，用于当所述SM2IP核单元、所述SM3IP核单元、所述SM7IP核单元或所述模乘模块中的一个功能模块使能后，通过所述控制模块的输出端将数据写入所述存储单元；所述SM3IP核单元的输出端作为所述SM2IP核单元的子模块，返回给所述SM2IP核单元；所述模乘模块的输出端作为所述SM2IP核单元的子模块，返回给所述SM2IP核单元；所述SM2IP核单元同时具有2元域或p元域、256bit或192bit的4种参数选择；所述SM3IP核单元的输出端直接返回给所述存储单元；所述模乘模块的输出端直接返回给所述存储单元；所述控制字包括所述SM2IP核单元、所述SM3IP核单元、所述SM7IP核单元和所述模乘模块的控制位和SM2算法参数。