电压隔离采样电路

摘要

本发明公开了一种电压隔离采样电路，包括第一MOS管、隔离变压器、第一电阻、第一电感、第一二极管、第一电容、第二电阻、第三电阻和MCU，第一MOS管的栅极输入PWM控制信号，隔离变压器初级线圈的一端接入输入电压，另一端与第一MOS管的漏极连接，隔离变压器次级线圈的一端接第一电压，隔离变压器次级线圈的一端还依次通过第一电阻和第一电感与第一二极管的一端连接，第一二极管的另一端分别与第一电容的一端和第二电阻的一端连接，第二电阻的另一端与第三电阻的一端连接，第二电阻的另一端输出隔离采样电压到MCU，第一电容的另一端和第三电阻的另一端均接地。本发明的电路结构简单、成本较低、抗干扰能力较强、使用范围较广。

主权项

一种电压隔离采样电路，其特征在于，包括第一MOS管、隔离变压器、第一电阻、第一电感、第一二极管、第一电容、第二电阻、第三电阻和MCU，所述第一MOS管的栅极输入PWM控制信号，所述隔离变压器的初级线圈的一端接入输入电压，所述隔离变压器的初级线圈的另一端与所述第一MOS管的漏极连接，所述第一MOS管的源极接地，所述隔离变压器的次级线圈的一端接第一电压，所述隔离变压器的次级线圈的一端还依次通过所述第一电阻和第一电感与所述第一二极管的一端连接，所述第一二极管的另一端分别与所述第一电容的一端和第二电阻的一端连接，所述第二电阻的另一端与所述第三电阻的一端连接，所述第二电阻的另一端输出隔离采样电压到所述MCU，所述第一电容的另一端和第三电阻的另一端均接地。