| 摘要 |
트렌치 게이트 FET를 포함하는 반도체 구조는 하기와 같이 형성된다. 복수의 트렌치들이 반도체 영역 내에 마스크를 이용하여 형성된다. 상기 마스크는 (i) 반도체 영역의 표면 상의 제 1 절연층, (ⅱ) 상기 제 1 절연층 상의 제 1 산화 장벽층 및 (ⅲ) 상기 제 1 산화 장벽층 상의 제 2 절연층을 포함한다. 두꺼운 저부 유전체(thick bottom dielectric; TBD)는 각 트렌치의 저부를 따라 형성된다. 상기 제 1 산화 장벽층은, 상기 TBD를 형성하는 단계 동안, 상기 반도체 영역들의 표면을 따라 유전체층이 형성되는 것을 방지한다. |
