发明名称 素数の生成および記憶のための方法および装置
摘要 1つの特徴は、kビットを有する乱数シードSを生成することと、nビットを有する乱数RをシードSに基づいて生成することであって、kがnよりも小さい、生成することと、乱数Rが素数であるかどうかを決定することとを、繰り返して行うことによって素数を生成するための方法に関係する。ステップは、生成された乱数Rが素数であると決定されるまで繰り返され、その際、乱数Rを生成するために使用された乱数シードSがメモリ回路に記憶される。後で、記憶された乱数シードSは、メモリ回路から取り出され得、素数は、乱数シードSに基づいて再生成される。一例では、生成される乱数Rは、さらに、セキュアメモリ回路に記憶され得る秘密鍵kSに基づく。
申请公布号 JP2016535310(A) 申请公布日期 2016.11.10
申请号 JP20160537806 申请日期 2014.08.27
申请人 クアルコム,インコーポレイテッド 发明人 ビジャン・アンサリ;ル・シャオ
分类号 G09C1/00;G06F7/58 主分类号 G09C1/00
代理机构 代理人
主权项
地址