时钟电路以及升压稳压器

摘要

本发明提出一种时钟电路以及升压稳压器，时钟电路包括第一时钟电压变换模块，用于响应当时钟输入信号为高电平而输出大小为时钟输入信号两倍的第一时钟输出信号；第一反相器，第一反相器的输入端与第一时钟电压变换模块相连接，用于将时钟输入信号反相输出；以及第二时钟电压变换模块，第二时钟电压变换模块与第一反相器的输出端连接，用于响应当时钟输入信号为低电平而输出大小为时钟输入信号两倍的第二时钟输出信号，从而产生大小为时钟输入信号两倍的反相的两个时钟信号，当时钟电路用于升压调节器可解决升压调节器中存在的漏电流的问题，以及解决在现有的时钟电路作用下升压调节器工作效率不高的问题。

主权项

一种时钟电路，其特征在于，包括：第一时钟电压变换模块，用于响应当时钟输入信号为高电平而输出大小为所述时钟输入信号两倍的第一时钟输出信号；第一反相器，所述第一反相器的输入端与第一时钟电压变换模块相连接，用于将所述时钟输入信号反相输出；以及第二时钟电压变换模块，所述第二时钟电压变换模块与第一反相器的输出端连接，用于响应当时钟输入信号为低电平而输出大小为所述时钟输入信号两倍的第二时钟输出信号；每个所述时钟电压变换模块均包括电容、第二反相器、第一PMOS晶体管、第二PMOS晶体管和第一NMOS晶体管，在每个所述时钟电压变换模块中，所述第二反相器的输入端与电容的一端相连接为所述时钟电压变换模块的输入端，所述第二反相器的输出端、第一PMOS晶体管的栅极和第一NMOS晶体管的栅极相连接，所述电容的另一端、第一PMOS晶体管的源极和第二PMOS晶体管的源极相连接，所述第二PMOS晶体管的漏极为所述时钟电压变换模块的供电端，所述第一NMOS晶体管的源极接地，所述第一PMOS晶体管的漏极、第二PMOS晶体管的栅极和第一NMOS晶体管的漏极相连接为所述时钟电压变换模块的输出端，其中，每个所述时钟电压变换模块的供电端相连接为所述时钟电路的供电端而接入输入电压。