基于FPGA实现的HASH平均分流方法及装置

摘要

本发明公开了基于FPGA实现的HASH平均分流方法及装置，其包括根据以太网报文的格式提取报文的源IP地址和目的IP地址；采用HASH计算方法获取源IP地址的源IP地址Hash值和目的IP地址的目的IP地址Hash值；对源IP地址Hash值和目的IP地址Hash值进行异或得到整条报文Hash值；截取整条报文Hash值中的至少3个bits，采用至少3bits作为RAM表地址，读取出该报文所对应的CPU线程号；将报文所对应的CPU线程号标记在该报文的报文头上，并将标记后的报文发送至CPU；CPU接收并处理报文的报文头，根据报文头上的CPU线程号将该报文发送至指定的线程进行处理。

主权项

基于FPGA实现的HASH平均分流方法，其特征在于，包括以下步骤：根据以太网报文的格式提取报文的源IP地址和目的IP地址；采用HASH计算方法获取源IP地址的源IP地址Hash值和目的IP地址的目的IP地址Hash值；对源IP地址Hash值和目的IP地址Hash值进行异或得到整条报文Hash值；截取整条报文Hash值中的至少3个bits，采用至少3bits作为RAM表地址，读取RAM表中与该报文所对应的CPU线程号；将报文所对应的CPU线程号标记在该报文的报文头上，并将标记后的报文发送至CPU；以及CPU接收并处理报文的报文头，根据报文头上的CPU线程号将该报文发送至指定的线程进行处理。