| 发明名称 | 碳化硅功率器件终端结构及其制造方法 | ||
| 摘要 | 本发明提供一种碳化硅功率器件终端结构及其制造方法，器件包括器件元胞和器件终端；器件终端包括P型结终端拓展区，P型结终端拓展区之中有N+注入环和刻蚀沟槽，刻蚀沟槽和N+注入环相连，刻蚀沟槽位于N+注入环的外侧，刻蚀沟槽内部填充氧化层，相邻的N+注入环被刻蚀沟槽和P型结终端拓展区分隔，相邻的刻蚀沟槽被P型结终端拓展区和N+注入环分隔，P型结终端拓展区和N+注入环的上表面覆盖氧化层，本发明使电场分布趋于平缓，使终端区的耗尽层充分拓展，提高终端耐压能力，降低器件击穿电压对JTE区浓度的敏感程度。本发明结构能有效降低器件表面的局部电场，同时降低器件表面的碰撞电离率，降低了表面漏电，提高了器件表面的可靠性。 | ||
| 申请公布号 | CN105977310A | 申请公布日期 | 2016.09.28 |
| 申请号 | CN201610599784.3 | 申请日期 | 2016.07.27 |
| 申请人 | 电子科技大学 | 发明人 | 邓小川;柏思宇;宋凌云;陈茜茜;张波 |
| 分类号 | H01L29/872(2006.01)I;H01L29/06(2006.01)I;H01L21/329(2006.01)I | 主分类号 | H01L29/872(2006.01)I |
| 代理机构 | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人 | 敖欢;葛启函 |
| 主权项 | 一种碳化硅功率器件终端结构，其特征在于：包括器件元胞和器件终端；器件元胞是传统的结势垒控制肖特基结构，即在N‑漂移区(1)上有若干相间的重掺杂P型体区(2)与阳极金属(10)相连；所述器件终端位于N型重掺杂衬底(8)之上的N‑漂移区(1)中，包括P型结终端拓展区(3)，P型结终端拓展区(3)之中有若干N型离子注入形成的N+注入环(4)和刻蚀沟槽(5)，刻蚀沟槽(5)和N+注入环(4)相连，刻蚀沟槽(5)位于N+注入环(4)的外侧，刻蚀沟槽(5)内部填充氧化层(6)，相邻的N+注入环(4)被刻蚀沟槽(5)和P型结终端拓展区(3)分隔，相邻的刻蚀沟槽(5)被P型结终端拓展区(3)和N+注入环(4)分隔，P型结终端拓展区(3)和N+注入环(4)的上表面覆盖氧化层(6)，氧化层(6)一直延伸到N+截止环(7)。 | ||
| 地址 | 611731 四川省成都市高新区（西区）西源大道2006号 | ||