一种基于半速率时钟恢复电路的串行器

摘要

一种基于半速率时钟恢复电路的串行器，本实用新型涉及信号转换领域，其旨在解决现有串行器存在相同串行器中不同的时钟发生器采集时钟频率不匹配并导致输出数据误差较大，同时存在逻辑电路输出电平毛刺，时钟抖动和数据失真等技术问题。该结构主要包括第一时钟发生器：输出第一时钟信号，用于构建信号采集时间窗口；第一多路复用电路：其采样时钟端口接收第一时钟发生器输出的第一时钟信号，输入端接收并行源信号且输出端输出混合信号；反馈时钟发生器；第二多路复用电路；鉴相器。本实用新型用于信号的高速串行。

主权项

一种基于半速率时钟恢复电路的串行器，包括并行源信号，其特征在于，还包括第一时钟发生器：输出第一时钟信号，用于构建信号采集时间窗口；第一多路复用电路：其采样时钟端口接收第一时钟发生器输出的第一时钟信号，输入端接收并行源信号且输出端输出混合信号；反馈时钟发生器：接收第一时钟发生器输出的第一时钟信号以获得基准时钟，输出反馈时钟信号，用于构建延时信号采集时间窗口；第二多路复用电路：其采样时钟端口接收反馈时钟发生器输出的反馈时钟信号，输入端接收第一多路复用电路输出的混合信号且输出端输出串行信号；第二时钟发生器：输出第二时钟信号，用于构建恢复信号采集时间窗口；时钟数据恢复电路：具有半数字内外环结构，其内环路接收第二时钟发生器输出的第二时钟信号接收串行信号，输出相对于串行信号半频率的并行信号；所述的时钟数据恢复电路， 其内环路：其中包括锁相环，锁相环输出多相时钟信号，与锁相环连接的外环路：其中包括构成时钟恢复环路的鉴相器，数字滤波器和相位内插器，串行信号由鉴相器输入端输入且多相时钟信号由相位内插器输入；所述的鉴相器，包括采样电路触发电路、判决电路、双沿触发电路和重新同步触发电路，采样电路触发电路分别在四路互为正交的时钟脉冲的控制下对输入数据进行采样。