发明名称 一种兼容ISA、PCI总线接口的通用DSP模块和配置方法
摘要 本发明提出了一种兼容ISA总线接口、PCI总线接口的通用DSP模块,包括DSP芯片、DSP芯片扩展SDRAM、晶体振荡器、开关电源和CPLD;印制板的边角设置定位孔,印制板的两侧设置接插件;印制板的正面放置集成电路,背面接地覆铜且仅放置滤波和去耦电容;所述接插件的信号线中间均匀布置多个接地线,所述定位孔接地。本发明的DSP模块兼容ISA和PCI接口,具有比较好的通用性,可以减低重新开发DSP模块的风险,减小调试的工作量;将DSP模块与功能板分开,通过高密度插针连接,可以降低DSP模块对功能板的电磁干扰;将DSP模块与功能模块分开,增强了每一块印制板的可靠性,降低维修复杂度。
申请公布号 CN103984263B 申请公布日期 2016.09.07
申请号 CN201410201522.8 申请日期 2014.05.07
申请人 中国电子科技集团公司第四十一研究所 发明人 李金山;李强;冷朋
分类号 G05B19/042(2006.01)I 主分类号 G05B19/042(2006.01)I
代理机构 代理人
主权项 一种兼容ISA总线接口、PCI总线接口的通用DSP模块配置方法,其特征在于,包括DSP芯片、DSP芯片扩展SDRAM、晶体振荡器、开关电源和CPLD;印制板的边角设置定位孔,印制板的两侧设置接插件;印制板的正面放置集成电路,背面接地覆铜且仅放置滤波和去耦电容;所述接插件的信号线中间均匀布置多个接地线,所述定位孔接地;将ISA和PCI接口复用的数据总线信号、地址总线信号、读写使能信号、中断信号通过第一接插件接入CPLD,其中,与ISA接口的总线直接与CPU连接,PCI接口的总线与PCI总线控制加速器连接;DSP芯片的HPI接口接入CPLD,CPLD将PCI接口与HPI接口桥接,或者将ISA接口与HPI接口的桥接;DSP芯片的JTAG接口和CPLD的JTAG接口通过第一接插件接到功能板,DSP芯片的EMIF接口、IIC总线接口、GPIO接口、McBSP接口以及中断接口通过第二接插件接入到功能板;针对ISA接口和PCI接口,选择相应的桥接程序,通过JTAG接口下载到CPLD内部,将PCI和ISA与HPI接口桥接;对DSP的具体配置包括:配置锁相环控制寄存器,配置DSP内部时钟,将内部时钟配置为300MHz;配置扩展存储接口,将外部空间CE0段配置为SDRAM接口,存取速率为100MHz;将外部空间CE1~CE3段配置为异步接口;配置定时器中断和硬件中断;配置GPIO接口;配置McBSP接口;在CCS中完成DSP软件的配置,生成扩展名为“.out”的文件,并将“.out”文件生成二进制代码“.bin”文件,该二进制文件包含的信息包括:文件在DSP的起始地址、文件大小以及程序内容生成的二进制代码;CPU将该二进制文件,通过PCI或者ISA与HPI的桥接接口,写入到DSP芯片内部,写入完成后,向HPI的控制寄存器HPIC写入2,启动DSP芯片,DSP芯片按照上述的配置运行,完成DSP芯片的初始化配置。
地址 266555 山东省青岛市经济技术开发区香江路98号
您可能感兴趣的专利