一种制备半导体器件背面掺杂区的工艺方法

摘要

本发明公开了一种制备半导体器件背面掺杂区的工艺方法，制备的工艺方法包括以下特征：透过FZ硅片本身掺杂浓度，掩膜版的厚度，掩膜版上开孔的特征图形，不同的离子注入的注入方向，其中注入方向有偏左或偏右或正中，不同的注入角，其中注入角有大多10度或小于10度，不同的注入剂量，能量，种类和退火条件等组合，可以在磨薄后的硅片的背面制备出多于两种掺杂区与背面金属接触。

主权项

一种制备半导体器件背面掺杂区的工艺方法至少包括以下部分：(1)半导体背面至少有三种不同掺杂区与背面金属相接触，其中至少有两种掺杂区是由离子注入方法形成的，而其中又至少有一种是离子透过掩膜版注入的；(2)掩膜版的厚度至少有50um厚，掩膜版上有穿孔的特征图形，穿孔的特征图形的宽度范围从30um至3000um之间；(3)离子注入之前，之后或之间，至少有一次退火步骤。