高性能多口DDR控制器及其实现方法

摘要

本发明公开了一种高性能多口DDR控制器及其实现方法，涉及数据通信领域。该高性能多口DDR控制器包括本地总线与读写报文转换模块、用户接口与读写报文转换模块、读/写报文下行仲裁模块、读回复数据报文上行端口选择模块、读写报文与DDR接口转换模块、DDR接口模块。本发明中多用户口共享DDR接口的架构更具经济性与灵活性，极大节省了管脚资源和逻辑资源，简化了设计难度。

主权项

一种高性能多口DDR控制器，其特征在于：该控制器包括本地总线与读写报文转换模块、用户接口与读写报文转换模块、读/写报文下行仲裁模块、读回复数据报文上行端口选择模块、读写报文与DDR接口转换模块、双倍速率同步动态随机存储器DDR接口模块，其中：本地总线与读写报文转换模块用于：将本地总线写转换为下行的写报文，将本地总线读转换为下行的读报文，并提取相应上行的读回复数据报文中的数据；用户接口与读写报文转换模块用于：将用户接口写请求转换为下行的写报文，将用户接口读请求转换为下行的读报文，并提取相应上行的读回复数据报文中的数据；读/写报文下行仲裁模块用于：对来自本地总线接口的读写报文或来自用户接口的读写报文进行下行仲裁，按照优先级顺序通过，同时为等待通行的报文提供缓存；读回复数据报文上行端口选择模块用于：对DDR接口读回复数据报文去往本地总线接口或用户接口的上行进行选择；读写报文与DDR接口转换模块用于：下行方向，实现读写报文与DDR接口模块用户侧接口转换；上行方向，提取读回复数据组成读回复报文；DDR接口模块用于：实现DDR接口的底层协议，驱动FPGA与DDR颗粒之间的硬件连线。