发明名称 一种动态多模式可配的可重构计算单元结构
摘要 本发明公开了一种动态多模式可配的可重构计算单元结构,应用于可重构处理器系统中。可重构处理器系统主要包括三部分:数据模块、配置模块和可重构阵列。该可重构处理器包含四个可重构阵列,每个可重构计算阵列包含48个同构计算单元。每个计算单元之间的路由结构根据配置信息实现,实现同一可重构阵列中加、减、乘、除并行执行;相较于传统的可重构计算单元结构,该结构通过精细化配置,可以高效地实现加、减、乘、除四种运算;面向不同算子,可将阵列中计算单元进行组合,从而高效地实现多种不同算法,提高了可重构处理器系统的吞吐率、灵活性和计算效率。
申请公布号 CN105843774A 申请公布日期 2016.08.10
申请号 CN201610170062.6 申请日期 2016.03.23
申请人 东南大学—无锡集成电路技术研究所 发明人 龚宇;阮星;张冬明;刘波;陆生礼;葛伟
分类号 G06F15/78(2006.01)I;G06F15/80(2006.01)I 主分类号 G06F15/78(2006.01)I
代理机构 南京瑞弘专利商标事务所(普通合伙) 32249 代理人 杨晓玲
主权项 一种动态多模式可配的可重构计算单元结构,其特征在于,包括可重构处理器,所述可重构处理器包括数据模块、配置模块和四个同构的可重构阵列;所述数据模块包括常数存储器和共享存储器,所述的任一个可重构阵列包括六排,每排包括八个同构计算单元;每一个计算单元均可实现加、减、乘、除四种运算;所述配置模块包括五个输出端,所述输出端分别接入数据模块和四个可重构阵列;数据模块的常数存储器包括四个输出端,分别对应接入四个可重构阵列的CIRS端;共享存储器包括四个输出端,分别对应接入四个可重构阵列的FIFO端;所述的每个计算单元之间的结构根据配置信息实现,实现同一可重构阵列中加、减、乘、除运算并行执行;所述计算单元包括输入调整模块、CORDIC旋转模块和输出调整模块;输入调整模块调整参与运算的两个操作数,对其中一个操作数进行移位运算,并将移位信息发送给输出调整模块;CORDIC旋转模块对获取的两个操作数进行线性坐标下的CORDIC旋转;输出调整模块根据输入调整模块传递的移位信息对获得的计算值进行移位计算以得到最终结果。
地址 214135 江苏省无锡市无锡新区菱湖大道99号