带有可配置功率状态的动态RAM PHY接口

摘要

本发明公开一种物理存储接口(Phy)和操作方法。所述Phy接口包括命令和状态寄存器(CSR)，所述命令和状态寄存器被配置来接收第一功率上下文和第二功率上下文。选择电路被配置来在所述第一功率上下文与所述第二功率上下文之间切换。提供多个可调延迟元件，每个可调延迟元件具有响应于所选功率上下文的延迟时间。配置的第一组CSR可以存储所述第一功率上下文，并且配置的第二组CSR可以存储所述第二功率上下文。所述Phy接口也可以包括多个驱动器，每个驱动器具有响应于所选功率上下文的可选驱动强度。所述Phy接口也可以包括多个接收器，每个接收器具有响应于所选功率上下文的可选终端阻抗。在功率上下文之间切换可使得调整所述延迟元件、一个或多个驱动器的驱动强度和/或一个或多个接收器的终端阻抗。

主权项

一种控制存储装置的物理存储接口的方法，所述方法包括：存储第一功率上下文和第二功率上下文；提供多个可调延迟元件，所述可调延迟元件被配置来提供定时延迟以从所述存储装置读取数据和将数据写入所述存储装置，每个可调延迟元件具有响应于所述第一功率上下文和所述第二功率上下文中的一个所选功率上下文的延迟时间；接收功率上下文改变请求；以及基于所述功率上下文改变请求选择所述第一功率上下文和所述第二功率上下文中的一个功率上下文。