一种FPGA部分重构在雷达信号处理中的结构及其实现方法

摘要

本发明一种FPGA部分重构在雷达信号处理中的结构与实现方法，利用FPGA部分重构的方法实现雷达信号中不同波形之间的动态切换。该结构包括FPGA核心芯片及其外围电路、ADC采样芯片及其外围电路、网口芯片电路、电源电路。所述实现方法为：步骤一：分析多种工作模式下FPGA程序中相同的处理流程与不同的处理流程。步骤二：编写各个模块的FPGA实现算法。步骤三：采用palnahead12.4软件进行区域分配，生成FPGA的烧写文件。步骤四：上位机发送部分配置文件进行功能模式的切换测试。本发明所采用动态部分重构的方法在一个硬件平台上实现不同的功能，功能的切换是实时的，且减少资源消耗，减少功率消耗。

主权项

一种FPGA部分重构在雷达信号处理中的结构，包括FPGA及其外围电路、ADC及其外围电路、网口芯片电路及电源电路；其特征在于：所述FPGA为核心芯片，负责所有逻辑功能的实现；FPGA控制ADC进行采样，并接收采样数据，FPGA内部对采样数据进行处理；FPGA控制网口芯片实现上位机与FPGA之间的通信：FPGA处理后的雷达波形结果通过网口传输给上位机，同时FPGA接收上位机发送的部分配置文件和命令；所述FPGA的外围电路包括电源滤波电路、时钟电路、配置模式控制电路和程序存储FLASH电路；电源滤波电路给FPGA提供噪声小且稳定的电压；时钟电路为FPGA提供所需的时钟信号；FPGA通过配置三个配置引脚的电平进行选择；FPGA在断电之后其内部布线逻辑会被清除，每次上电都需要重新配置，因此需要将FPGA程序生成的配置文件固化到程序存储FLASH中，每次上电FPGA从该FLASH中读取配置文件进行配置；ADC为采样芯片，负责对外部输入信号进行采样，把模拟信号转换为数字信号，ADC采样得到的数字信号送入FPGA内部进行数字处理；采用两片ADC对两路雷达波形进行采集；ADC的输入信号为差分信号，因此需要在信号输入端将输入的单端信号转为相应的差分信号；ADC转换完成的信号以LVDS DDR的方式传输给FPGA；所述ADC外围电路包括单端转差分电路和信号电平转换电路；单端转差分电路能够将输入的单端雷达信号转换为相应的差分信号；信号电平转换电路是为了将FPGA输出的控制信号转换为和ADC匹配电平；所述网口芯片电路是网口通信电路模块的核心控制芯片，它作为FPGA与上位机之间的桥梁，负责完成它们之间的数据传输；网口芯片电路上层信号与FPGA通过GMI接口相连；底层信号与网络物理层的RJ45水晶头相连；FPGA控制网口芯片电路工作在千兆网模式；FPGA处理后的雷达波形结果通过网口传输给上位机，同时FPGA接收上位机通过网口发送的部分配置文件和命令；所述电源电路为FPGA部分重构在雷达信号处理中的结构提供工作所需电压。