发明名称 |
在伺服系统中的串行编码器通信时数据采集同步的方法 |
摘要 |
本发明涉及一种在伺服系统中的串行编码器通信时数据采集同步的方法,解决了现有技术的不足,技术方案为:包括步骤一:主机中的ePWM定时器产生同步信号,主机将同步信号发送给FPGA,步骤二:经过延迟之后,主机中的ePWM定时器触发ADC启动电流采样,步骤三:FPGA收到DSP发出的同步信号后,向编码器请求数据,当FPGA根据获取的编码器数据准备好后,发出数据准备好信号通知主机,主机开始接受FPGA数据,步骤四:主机收到的FPGA数据进行转子磁场定向运算,当主机的转子磁场定向运算完成后更改ePWM定时器的寄存器值,步骤五:一个在伺服系统中的串行编码器通信时数据采集同步的控制周期的信号同步完成。 |
申请公布号 |
CN105656591A |
申请公布日期 |
2016.06.08 |
申请号 |
CN201511024070.1 |
申请日期 |
2015.12.30 |
申请人 |
杭州娃哈哈精密机械有限公司 |
发明人 |
郝兆礼;曲强;祝闽;刘砚;徐敏珍;白政巧 |
分类号 |
H04J3/06(2006.01)I |
主分类号 |
H04J3/06(2006.01)I |
代理机构 |
杭州杭诚专利事务所有限公司 33109 |
代理人 |
尉伟敏;韩斐 |
主权项 |
一种在伺服系统中的串行编码器通信时数据采集同步的方法,其特征在于:所述伺服系统包括主机和FPGA、编码器、隔离变压器和总线收发器,所述FPGA与所述主机电连接,所述FPGA依次通过总线收发器与隔离变压器与所述的编码器通信连接,所述在伺服系统中的串行编码器通信时数据采集同步的方法包括以下步骤:步骤一:主机中的ePWM定时器产生同步信号,主机将同步信号发送给FPGA,步骤二:经过延迟之后,主机中的ePWM定时器触发ADC启动电流采样,步骤三:FPGA收到DSP发出的同步信号后,向编码器请求数据,当FPGA根据获取的编码器数据准备好后,发出数据准备好信号通知主机,主机开始接受FPGA数据,步骤四:主机收到的FPGA数据进行转子磁场定向运算,当主机的转子磁场定向运算完成后更改ePWM定时器的寄存器值,步骤五:一个在伺服系统中的串行编码器通信时数据采集同步的控制周期的信号同步完成。 |
地址 |
310018 浙江省杭州市经济技术开发区14号大街5号7幢1-2层 |