| 发明名称 | 集成电路设计的布局优化 | ||
| 摘要 | 一种方法包括接收目标图案，目标图案由主要图案、第一切割图案和第二切割图案限定，通过计算系统检查目标图案以遵守第一约束，第一约束与第一切割图案相关，通过计算系统检查目标图案以遵守第二约束，第二约束与第二切割图案相关，以及响应于确定在检查期间发现违犯第一约束或第二约束，通过计算系统修改图案。本发明的实施例还涉及集成电路设计的布局优化。 | ||
| 申请公布号 | CN105631085A | 申请公布日期 | 2016.06.01 |
| 申请号 | CN201510489551.3 | 申请日期 | 2015.08.11 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 陈皇宇;侯元德;高于翔;谢艮轩;刘如淦;鲁立忠 |
| 分类号 | G06F17/50(2006.01)I | 主分类号 | G06F17/50(2006.01)I |
| 代理机构 | 北京德恒律治知识产权代理有限公司 11409 | 代理人 | 章社杲;李伟 |
| 主权项 | 一种方法，包括：接收目标图案，所述目标图案由主要图案、第一切割图案和第二切割图案限定；通过计算系统检查所述目标图案以遵守第一约束，所述第一约束与所述第一切割图案相关；通过所述计算系统检查所述目标图案以遵守第二约束，所述第二约束与所述第二切割图案相关；以及响应于确定在所述检查期间发现违犯所述第一约束或所述第二约束，通过所述计算系统修改所述目标图案。 | ||
| 地址 | 中国台湾新竹 | ||