| 摘要 |
Le dispositif de mémoire non volatile, comprend un plan mémoire matriciel comportant des colonnes de mots-mémoire formés respectivement sur chaque rangée du plan-mémoire par des groupes de cellules-mémoires et des éléments de commande respectivement associés aux mots-mémoires de chaque rangée. Certains au moins des éléments de commande (CGSi,0-CGSi,3) associés aux mots-mémoires (MWi,0-MWi,3) de la rangée correspondante forment au moins un bloc de commande (BLC) de B éléments de commande disposés les uns à côté des autres, adjacent à un bloc mémoire (BLM) contenant les B mots mémoires disposés les uns à côté des autres et associés à ces B éléments de commande, une première liaison électriquement conductrice (ML0) connectant l'un des B éléments de commande à toutes les électrodes de commande des transistors d'état du groupe de cellules-mémoires correspondant et B-1 deuxième(s) liaison(s) électriquement conductrice(s) (ML1-ML3) connectant respectivement l e(s) B-1 élément(s) de commande à toutes les électrodes de commande des transistors d'état du(des) B-1 groupe(s) de cellules-mémoires correspondant(s) en s'étendant au moins partiellement au-dessus d'au moins un autre groupe de cellules-mémoires. |
