发明名称 抑制暗计数的单光子计数电路及其抑制暗计数的方法
摘要 本发明公开了抑制暗计数的单光子计数电路及其抑制暗计数的方法。目前通常采用制冷技术降低光电器件的温度来实现减少暗计数,这限制了精密器件,增加整个系统的功耗。本发明抑制暗计数的方法:利用复位电路以及源跟随器将脉冲宽度转化为与宽度大小成比例的模拟电压值,再通过A/D转换器,将模拟电压值转化为数字量;A/D转换器的输出值包括暗计数脉冲和有效脉冲的转化值,其中包括随机变量和常量;A/D转换器的输出值传输到处理器,处理器分辨出常量和随机变量,剔除随机变量,同时将常量输出到计数器,计数器进行计数;消除的那部分随机变量即产生的暗计数脉冲,从而达到本发明抑制暗计数的效果。
申请公布号 CN105547498A 申请公布日期 2016.05.04
申请号 CN201610030643.X 申请日期 2016.01.18
申请人 杭州电子科技大学 发明人 张钰;胡万鹏;卫振奇
分类号 G01J11/00(2006.01)I 主分类号 G01J11/00(2006.01)I
代理机构 杭州君度专利代理事务所(特殊普通合伙) 33240 代理人 杜军
主权项 抑制暗计数的单光子计数电路,包括第一MOS管MN1、第二MOS管MN2、第三MOS管MN3、第四MOS管MN4、第五MOS管MP1、电容C1、A/D转换器、处理器和计数器,其特征在于:所述第五MOS管MP1和第一MOS管MN1的栅极均连接信号输入端IN,第五MOS管MP1的漏极连接电源电压VDD;所述第一MOS管MN1的漏极与第五MOS管MP1的源极及第二MOS管的栅极相连;第一MOS管MN1的源极接地,第一MOS管MN1和第五MOS管MP1构成CMOS反相器;所述电容C1的一端接电源电压VDD,另一端接第三MOS管MN3的漏极,第三MOS管MN3的源极接第二MOS管的漏极,第二MOS管MN2的源极接地;所述第三MOS管MN3的栅极接信号CLK;第四MOS管MN4的漏极和源极分别接在电容C2的两端,第四MOS管MN4的栅极接复位信号RESET;第二MOS管MN2的漏极作为输出端口OUT1,输出端口OUT1连接到A/D转换器;所述A/D转换器的输出端OUT2连接处理器U;所述处理器的输出端OUT3连接计数器Q。
地址 310018 浙江省杭州市下沙高教园区2号大街