发明名称 |
基于CPLD的光电码盘正交脉冲任意小数分频方法 |
摘要 |
一种基于CPLD的光电码盘正交脉冲任意小数分频方法,它涉及一种光电码盘正交脉冲任意小数分频方法,具体涉及一种基于CPLD的光电码盘正交脉冲任意小数分频方法。本发明为了解决现有基于FPGA的任意数值分频器实现方法在实现过程中消耗了大量的逻辑资源,且增加了操作复杂性和资源消耗的问题。本发明的步骤为:读取存储在E2PROM里的分频比值;伺服系统主控单元DSP在每个位置环周期内通过QEP模块对码盘脉冲进行4倍频计数及方向鉴定;CPLD在接收伺服系统主控单元DSP传输来的分频信息后。本发明属于计算机软件领域。 |
申请公布号 |
CN105553466A |
申请公布日期 |
2016.05.04 |
申请号 |
CN201510884407.X |
申请日期 |
2015.12.03 |
申请人 |
天津凌浩科技有限公司 |
发明人 |
张明玉 |
分类号 |
H03K23/68(2006.01)I |
主分类号 |
H03K23/68(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
基于CPLD的光电码盘正交脉冲任意小数分频方法,其特征在于:所述基于CPLD的光电码盘正交脉冲任意小数分频方法是通过如下步骤实现的:步骤一、伺服驱动器上电时,读取存储在E2PROM里的分频比值;步骤二、伺服电机启动后,伺服系统主控单元DSP在每个位置环周期内通过QEP模块对码盘脉冲进行4倍频计数及方向鉴定;步骤三、根据步骤二中4倍频计数值和分频比值计算该位置环周期内CPLD应该输出的脉冲数目和相应周期,该过程的公式如下:<img file="dest_path_image001.GIF" wi="346" he="97" />其中,<img file="192791dest_path_image002.GIF" wi="53" he="22" />为位置环周期内伺服系统主控单元DSP的QEP模块计数值;<img file="dest_path_image003.GIF" wi="100" he="24" />为分频比;<img file="172248dest_path_image004.GIF" wi="54" he="20" />、<img file="dest_path_image005.GIF" wi="86" he="22" />为CPLD输出脉冲的总时间、CPLD系统时钟频率;<img file="14303dest_path_image006.GIF" wi="73" he="22" />、<img file="dest_path_image007.GIF" wi="74" he="22" />为分频后脉冲数目及其四分之一周期值;<img file="471829dest_path_image008.GIF" wi="46" he="20" />为分频后脉冲滞留数;步骤四、伺服系统主控单元DSP通过SPI总线将获得的分频后脉冲信息发送给CPLD;步骤五、CPLD在接收伺服系统主控单元DSP传输来的分频信息后,即按照正交脉冲的特性在0.95ms内产生方向和数目固定的正交脉冲。 |
地址 |
300000 天津市滨海高新区华苑产业区海泰华科三路1号3号楼-1-908 |