发明名称 带总线错误解析功能的CAN总线分析系统
摘要 本发明公开了一种带总线错误解析功能的CAN总线分析系统。本发明通过检测总线信号,记录总线上的正常帧和发送时间戳,总线上存在错误有错误帧时,触发总线错误信号,记录总线上错误帧与时间戳,并对错误帧及被中断帧进行解析分析,确定错误帧类型和被中断节点地址,并将记录信息发送给后台进行后续处理。本发明与现有技术相比具有的有益效果:本系统不仅能够记录正常帧和错误帧信息,而且具有总线错误解析功能,能够结合总线模拟信号进行模式识别,获取被中断帧的源地址,为定位故障节点提供初步分析。
申请公布号 CN103475523B 申请公布日期 2016.04.27
申请号 CN201310410826.0 申请日期 2013.09.10
申请人 浙江大学 发明人 雷勇;汤龙浩;袁勇
分类号 H04L12/24(2006.01)I;H04L12/40(2006.01)I 主分类号 H04L12/24(2006.01)I
代理机构 杭州求是专利事务所有限公司 33200 代理人 张法高
主权项 一种带总线错误解析功能的CAN总线分析系统,其特征在于包括CAN收发器CTM1050、Open3S500E FPGA开发板、9针的RS232串口;Open3S500E FPGA开发板的P115输入/输出口与RS232的2引脚相连,Open3S500E FPGA开发板的P120输入/输出口与第一CAN收发器CTM1050的3引脚相连,Open3S500E FPGA开发板的P127输入/输出口与第二CAN收发器CTM1050的3引脚口相连,第一CAN收发器CTM1050与第二CAN收发器CTM1050的2引脚同时接地,1引脚同时接5V正电压,7引脚用来连接CAN总线的CAN_L,6引脚用来连接CAN总线的CAN_H;RS232串口能用USB模块和以太网模块代替,用来发送数据给后台计算机,并执行如下内容:1)系统检测CAN总线信号,当检测到有帧起始的显性位后进行数据的监听,并将数据存储在Open3S500E FPGA开发板的一个寄存器中,当检测到CAN总线上连续的七个隐性位时说明帧结束,停止监听等待下一次的帧起始,同时记录发送正常帧的时间戳,等待发送给后台计算机;2)系统检测CAN总线信号并进行错误帧的识别和生成触发信号,假设CAN总线通信速率V kbps,则数据位的时间长度为<img file="FDA0000883660230000011.GIF" wi="244" he="126" />设置采样周期为fns,即每数据位采样<img file="FDA0000883660230000012.GIF" wi="222" he="134" />次,根据CAN总线错误界定协议,若检测到连续6位或6位以上显性位,只要连续采样数大于等于<img file="FDA0000883660230000013.GIF" wi="213" he="135" />个,说明CAN总线上有错误帧,将会触发错误帧识别信号的产生,将用于识别和记录错误帧信息,同时,准确识别错误帧的下降沿,在错误帧下降沿时复位错误帧识别信号;3)不同的错误帧的错误标志长度代表错误帧的不同事件类型,这对CAN总线错误定位和故障定位产生重要影响,错误触发后,记录错误帧错误标志长度值和错误帧产生的时间戳,并对被错误帧中断的正常数据帧的信息进行分析,获得被中断节点地址,将错误信息与被中断帧地址整合记录在寄存器中,等待发送给后台计算机进行错误信息后期处理,数据帧标识符中含有帧源地址,在获取被中断帧源地址时,要结合总线模拟波形进行分析,如果被中断帧的源地址数据完整,直接获取;如果源地址损坏,结合模拟信号对被中断帧进行模式识别,获得源地址;4)记录的正常帧信息与错误帧信息通过RS232串口、USB或以太网发送给后台计算机,以便对CAN总线错误进行进一步分析。
地址 310027 浙江省杭州市西湖区浙大路38号