发明名称 应用于栅极线尾切割的双重图形成型方法
摘要 本发明涉及微电子技术领域,尤其涉及一种应用于栅极线尾切割的双重图形成型方法,通过在先进图膜的上方进行两次曝光工艺后,形成氧化物-氮化硅-氧化物硬质掩膜结构,并利用该硬质掩膜结构作为掩膜对APF进行刻蚀,并最终利用APF作为掩膜进行后续多晶硅的蚀刻工艺,即采用ONO结构代替了传统的氧化硅硬质掩膜、基于旋涂的底层结构ODL和中间层结构SHB,在节省工艺成本的同时,使得较为成熟的40nm及其以上技术节点采用的APF作为掩膜的工艺流程延续到28/20nm及其以下的技术节点上,进而提高了28/20nm及其以下技术节点线尾切割工艺的成熟度和稳定度。
申请公布号 CN103441067B 申请公布日期 2016.04.27
申请号 CN201310360830.0 申请日期 2013.08.16
申请人 上海华力微电子有限公司 发明人 黄君;毛智彪;李全波;甘志锋;李润领
分类号 H01L21/28(2006.01)I;H01L21/033(2006.01)I;H01L21/3213(2006.01)I;G03F7/00(2006.01)I 主分类号 H01L21/28(2006.01)I
代理机构 上海申新律师事务所 31272 代理人 竺路玲
主权项 一种应用于栅极线尾切割的双重图形成型方法,其特征在于,包括以下步骤:于一具有栅极层结构的半导体衬底上依次沉积先进图膜层、第一介质抗反射层、第二氮化硅层和第二介质抗反射层;进行第一刻蚀工艺,刻蚀所述第二介质抗反射层和所述第二氮化硅层至所述第一介质抗反射层的表面,形成第一硬质掩膜结构;进行第二刻蚀工艺,再次刻蚀剩余的第二介质抗反射层和剩余的第二氮化硅层至所述第一介质抗反射层,形成第二硬质掩膜结构;其中,所述第一刻蚀工艺的刻蚀区域与所述第二刻蚀工艺的刻蚀区域有重叠区域,在所述第二刻蚀与所述第一刻蚀工艺的刻蚀区域未重叠的区域,所述第二刻蚀工艺刻蚀停止于所述第一介质抗反射层的表面;所述第一刻蚀工艺与所述第二刻蚀工艺刻蚀的区域重叠的部分,所述第二刻蚀工艺刻蚀停止于所述第一介质抗反射层的内部,以形成所述第二硬质掩膜结构和过刻蚀沟槽;其中,所述过刻蚀沟槽的深度为<img file="FDA0000907961280000011.GIF" wi="237" he="71" />以所述第一硬质掩膜结构和所述第二硬质掩膜结构为掩膜,刻蚀剩余的所述第一介质抗反射层和所述先进图膜层至所述栅极层结构的表面,形成先进图膜掩膜;以所述先进图膜掩膜为掩膜刻蚀所述栅极层结构至所述半导体衬底的表面,形成栅极结构。
地址 201210 上海市浦东新区张江高科技园区高斯路568号