发明名称 |
DRAM中增加的刷新间隔和能量效率 |
摘要 |
本文描述的技术一般地包括与具有显著降低的刷新能量使用的DRAM设备的设计和操作有关的方法和系统。用于设计DRAM的方法基于所述DRAM中的存储器单元的测定或预测的故障概率来针对能量效率优化或以其他方式改进DRAM。DRAM可被配置为以增加后刷新间隔工作,从而降低DRAM刷新能量,但是导致DRAM中的存储器单元的可预测部分过快泄漏电能而不能保持数据。DRAM被进一步配置由选定数量的备用存储器单元,用于替代“泄漏的”存储器单元,从而DRAM以增加后刷新间隔工作可以实现DRAM容量极小减少或者无减少。 |
申请公布号 |
CN105493192A |
申请公布日期 |
2016.04.13 |
申请号 |
CN201380079300.7 |
申请日期 |
2013.09.01 |
申请人 |
英派尔科技开发有限公司 |
发明人 |
Y·索林因 |
分类号 |
G11C11/406(2006.01)I;G11C29/24(2006.01)I;G11C29/54(2006.01)I |
主分类号 |
G11C11/406(2006.01)I |
代理机构 |
北京市铸成律师事务所 11313 |
代理人 |
孟锐 |
主权项 |
一种设计存储器芯片的方法,所述方法包括:确定易失性存储器阵列的部分的故障概率,所述部分包括多个存储器单元;基于所确定的故障概率,确定所述易失性存储器阵列的改进的能量使用和存储器容量开销;以及基于所述改进的存储器容量开销以及根据基于所述改进的能量使用的所述易失性存储器阵列的刷新间隔来确定包含在所述非易失性存储器阵列中的备用存储器单元的数量。 |
地址 |
美国特拉华州 |