反及闸快闪记忆体和其操作方法

摘要

露能降低读取延迟和避免意外编程和编程干扰，以使得反及闸快闪记忆体之随机存取和初始页面读取速度能媲美一般的反或闸快闪记忆体之随机存取和初始页面读取速度，且相对应反或闸快闪记忆体能保有传统反及闸快闪记忆体之较高的记忆体密度和低功耗特性。藉由采用较小的反及闸串列以避免读取电流降低来达成降低读取延迟，一交错式双平面记忆体结构中之每一记忆体平面相对较小因而采用具有较低RC延迟的字元线和位元线，以达成无间断读取不同页面和区块以及避免意外编程和编程干扰之一反向偏压(counter-biasing)机制。

主权项

一种反及闸快闪记忆体，包括：一输入/输出汇流排；以及成对排列的复数记忆体平面，每一对中之该等记忆体平面被配置以交替耦接至该输入/输出汇流排；其中，每一该记忆体平面，包括一X解码器、一页面缓冲器、以及一反及闸阵列，该反及闸阵列包括排列成列且耦接至该X解码器的复数字元线、耦接至该页面缓冲器的复数全域位元线、以及沿者列方向设置并耦接至该等字元线的复数快闪记忆体单元；每一该记忆体平面之该反及闸阵列，包括分别耦接至该等全域位元线的复数分割区块；每一该分割区块包括该等字元线之一子集合、排列成行的复数区域位元线、以及排列成复数串列之该等快闪记忆体单元之一子集合；每一该区域位元线与该等串列中的一组相关联，且分别被配置以选择性耦接至相关联的该组；以及每一该全域位元线与该等区域位元线之中多个区域位元线相关联，且分别被配置以选择性耦接至前述相关联的该等区域位元线或一可变偏压节点。