| 摘要 |
본 발명은 부스 알고리즘 인코더 및 곱셈기에 관한 것으로, 승수의 제1 부스 인코딩(Booth encoding) 단위를 이루는 비트들과 피승수의 부분 곱을 산출하고, 제1 부스 인코딩 단위마다 산출된 부분 곱들을 가산하여 승수와 피승수의 승산 값을 출력하는 곱셈기로서, 승수의 제1 부스 인코딩 단위를 이루는 비트들 중 하위의 비트들에 기초하여, 제1 부스 인코딩 단위보다 낮은 제2 부스 인코딩 단위에 대응하는 피승수의 제1 기본 부분 곱들 중의 어느 하나를 선택하는 제1 선택부; 승수의 제1 부스 인코딩 단위를 이루는 비트들 중 상위의 비트들에 기초하여, 제1 부스 인코딩 단위보다 낮은 제3 부스 인코딩 단위에 대응하는 피승수의 제2 기본 부분 곱들에 대해 제2 부스 인코딩 단위에 상응하는 가중치를 부여한 가중 부분 곱들 중의 어느 하나를 선택하는 제2 선택부; 제1 선택부에서 선택한 제1 기본 부분 곱과, 제2 선택부에서 선택한 가중 부분 곱을 가산하여, 제1 부스 인코딩 단위별로 부분 곱을 산출하는 가산부; 및 제1 부스 인코딩 단위별로 산출된 부분 곱들을 가산하여, 승수와 피승수의 승산 값을 출력하는 부분곱 덧셈부를 포함하는 곱셈기를 제공한다. |
