发明名称 |
本发明涉及用于生产在一些分区中具多层子区域的印制电路板的方法 |
摘要 |
用于生产在一些分区中具多层子区域的印制电路板(13、15、16)的方法,其特征在于以下步骤:a)提供至少一个导电箔(1、1′),并将介电绝缘箔(3、3′)施加至导电箔的至少一个子区域;b)将导电路径(4、4′)的结构施加至该绝缘层(3、3′);c)提供另一个印制电路板结构;d)通过将半固化层(5、85;18、18′)置于该另一个印制电路板结构与该导电箔(1、1′)、绝缘层(3、3′)和导电路径(4、4′)之间,使其连结,以及e)在压紧压力和热力下将于步骤d)中连结了的部件层压;以及根据这方法生产的印制电路板。 |
申请公布号 |
CN105379429A |
申请公布日期 |
2016.03.02 |
申请号 |
CN201480012789.0 |
申请日期 |
2014.03.05 |
申请人 |
AT&S奥地利科技与系统技术股份公司 |
发明人 |
亚历山大·卡斯帕;迪特马·特罗分尼克;拉维·汉亚尔·希瓦鲁德拉帕;迈克尔·葛斯勒 |
分类号 |
H05K1/02(2006.01)I;H05K1/14(2006.01)I;H05K1/18(2006.01)I;H05K3/36(2006.01)I;H05K3/46(2006.01)I;H01L27/13(2006.01)I |
主分类号 |
H05K1/02(2006.01)I |
代理机构 |
上海翼胜专利商标事务所(普通合伙) 31218 |
代理人 |
翟羽 |
主权项 |
用于生产在一些分区中具多层子区域的印制电路板(13、15、16)的方法,其特征在于以下步骤:a)提供至少一个导电箔(1、1′),并将介电绝缘箔(3、3′)施加至导电箔的至少一个子区域;b)将导电路径(4、4′)的结构施加至该绝缘层(3、3′);c)提供另一个印制电路板结构;d)通过将半固化层(5、85;18、18′)置于该另一个印制电路板结构与该导电箔(1、1′)、绝缘层(3、3′)和导电路径(4、4′)之间,使其连结,以及e)在压紧力和热力下将于步骤d)中连结了的部件层压。 |
地址 |
奥地利莱奥本 |