三维半导体器件

摘要

一种三维(3D)半导体器件包括芯片的层叠，该芯片包括一个主芯片与一个或多个从芯片。从芯片的I/O连接部不需连接到母板上的通路，仅主芯片的电极焊盘可连接到所述通路。仅该主芯片可提供负载到所述通路。硅贯通孔(TSV)界面可配置在半导体器件的数据输入路径、数据输出路径、地址/命令路径、以及时钟路径上，其中在该半导体器件中相同类型的半导体芯片相层叠。

主权项

一种三维半导体集成电路，包括：芯片焊盘；存储单元阵列；被配置为选择该存储单元阵列的单元的译码器；以及在该芯片焊盘与存储单元阵列和该译码器中的至少一个之间延伸的第一信息路径；基板贯通孔，该基板贯通孔从该芯片焊盘之外的芯片端子延伸到该第一信息路径的节点，以形成包括该第一信息路径的一部分以及该基板贯通孔的第二信息路径；具有识别该半导体集成电路为主芯片或从芯片的芯片识别输出的芯片识别可编程电路；选择电路，其响应识别该集成电路为主芯片的芯片识别输出，以选择包括该芯片焊盘的该第一信息路径作为与该集成电路进行外部通信的通信路径，以及该选择电路响应识别该集成电路为从芯片的芯片识别输出以选择包括该基板贯通孔的该第二信息路径作为与该集成电路进行外部通信的通信路径。