发明名称 |
一种制备半导体器件的方法 |
摘要 |
本发明涉及半导体器件优化领域,尤其涉及一种制备半导体器件的方法。通过两次沉积非外延生长层,并刻蚀部分第一非外延生长层和氧化物层,将第二非外延生长层暴露出来,然后在暴露的第二非外延生长层外表面依次沉积高介电常数层和金属层,形成栅极,这样形成全包围的金属栅极结构,在鳍式场效应管FinFET结构中有效的抑制了短沟道效应,漏场和穿通等问题,提高了器件性能。 |
申请公布号 |
CN105355559A |
申请公布日期 |
2016.02.24 |
申请号 |
CN201510663130.8 |
申请日期 |
2015.10.14 |
申请人 |
上海华力微电子有限公司 |
发明人 |
黄秋铭 |
分类号 |
H01L21/336(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
上海申新律师事务所 31272 |
代理人 |
俞涤炯 |
主权项 |
一种制备半导体器件的方法,其特征在于,包括:提供一半导体器件,所述半导体器件包括基底层和位于所述基底层上表面的氧化物层;于所述氧化物层上表面沉积图案化掩膜层,并以所述掩膜层为掩膜刻蚀所述氧化物层至所述基底层上表面,形成沟槽;去除所述掩膜层,于所述沟槽内进行第一次非掺杂外延生长,以形成第一非掺杂外延生长层;于所述沟槽内进行第二次非掺杂外延生长,以形成第二非掺杂外延生长层,且所述第二非掺杂外延生长层的上表面与所述氧化物层上表面处于同一平面;刻蚀部分所述氧化物层,以将所述第二非掺杂外延生长层和部分所述第一非掺杂外延生长层暴露;去除暴露的所述第一非掺杂外延生长层,并于所述第二非掺杂外延生长层外依次生长高介电常数层和金属材料层,以形成金属栅极。 |
地址 |
201203 上海市浦东新区张江高科技园区高斯路568号 |