发明名称 MOS管及其形成方法
摘要 一种MOS管及其形成方法,其中,所述MOS管的形成方法包括:提供半导体衬底;形成覆盖半导体衬底的电压控制层和覆盖电压控制层的外延本征层;形成位于外延本征层表面的第一栅极结构和位于第一栅极结构两侧的伪侧墙;以第一栅极结构和伪侧墙为掩膜,向所述外延本征层内掺杂形成源/漏区;待形成源/漏区后,形成与第一栅极结构和伪侧墙表面齐平的绝缘层;形成绝缘层后,去除伪侧墙,形成暴露出外延本征层表面的第一开口;通过所述第一开口向外延本征层内掺杂离子,形成防扩散层;在第一开口内形成侧墙,所述侧墙表面与绝缘层表面齐平。形成的MOS管的阈值电压低,消除了热载流子效应,MOS管的性能稳定。
申请公布号 CN103456630B 申请公布日期 2016.02.17
申请号 CN201210174059.3 申请日期 2012.05.30
申请人 中芯国际集成电路制造(上海)有限公司 发明人 三重野文健
分类号 H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 骆苏华
主权项 一种MOS管的形成方法,其特征在于,包括:提供半导体衬底;形成覆盖所述半导体衬底的电压控制层和覆盖所述电压控制层的外延本征层,所述外延本征层和电压控制层内掺杂的离子具有浓度梯度,且所述外延本征层的离子浓度小于所述电压控制层的离子浓度;形成位于所述外延本征层表面的第一栅极结构和位于所述第一栅极结构两侧的伪侧墙;以所述第一栅极结构和伪侧墙为掩膜,向所述外延本征层内掺杂形成源/漏区;待形成源/漏区后,形成与所述第一栅极结构和伪侧墙表面齐平的绝缘层;形成绝缘层后,去除伪侧墙,形成暴露出外延本征层表面的第一开口;通过所述第一开口向外延本征层内掺杂离子,形成防扩散层;在所述第一开口内形成侧墙,所述侧墙表面与绝缘层表面齐平。
地址 201203 上海市浦东新区张江路18号