| 主权项 |
一种基于三模冗余和DICE的抗辐射加固锁存器，其特征是，输入级由四个表决模块1、2、3、4构成；表决模块1和3接受同相输入信号A、B和C，表决模块2和4接受反相输入信号nA、nB和nC；N型晶体管M1、M2、M3和M4由时钟信号CK控制，当CK为高时，外部信号的值写入内部节点I1、I2、I3和I4中；当CK为低时，M1、M2、M3和M4关断，内部节点I1、I2、I3和I4的状态由DICE结构5保持；I1和I3的状态与输入相反，I2和I4的状态与输入相同；I1和I3的电平值经过Guard‑Gate电路6输出到后级；表决模块1、2、3和4实现对前级输入信号A、B和C及其反相信号的三选一表决；表决模块1和3的导通情况相同，表决模块2和4的导通情况相同，表决模块1和表决模块2的导通情况相反；其中，表决模块的结构为：N型晶体管N1的源端与N型晶体管N2的漏端相连，N2的源端接地；N型晶体管N3的漏端与N1的漏端相连，N3的源端与N型晶体管N4和N5的漏端相连，N4和N5的源端接地；输入信号A控制N3的栅端，输入信号B控制N1和N4的栅端，输入信号C控制N2和N5的栅端；N1、N2、N3、N4和N5构成表决模块1，N1的漏端是表决模块1的输出节点；表决模块2、3、4的结构与表决模块1的结构相同，表决模块3中各晶体管的栅极连接至与表决模块1中对应晶体管的栅极；表决模块2和4中各晶体管的栅极连接至与表决模块1中对应晶体管的栅极反相的信号nA、nB、nC。 |
