| 主权项 |
一种嵌入式同步随机存取存储器(SRAM)芯片，包括：第一单端口(SP)SRAM宏，其中，所述第一宏包括：第一外围电路，和多个第一SRAM单元，其中，所述多个第一SRAM单元中的每个单元都包括：第一交叉耦合反相器，包括数据储存节点，和第二交叉耦合反相器，包括数据条储存节点；其中每个反相器都包括：P‑型单FinFET晶体管(PU)；N‑型单FinFET晶体管(PD)；第一通道栅(PG)晶体管；第二PG晶体管，其中，每个PG晶体管都是N‑型单FinFET晶体管；CVdd线；CVss线；位线；位线条；字线；形状，所述形状是矩形单元形状，其中，所述第一形状包括：第一X‑节距(X1)，和第一Y‑节距(Y1)；第二SP SRAM宏，其中，所述第二SP SPAM宏包括：第二外围电路，和多个第二SRAM单元，其中，所述多个第二SRAM单元中的每个单元都包括：第三交叉耦合反相器，包括数据储存节点；和第四交叉耦合反相器，包括数据条储存节点；其中，每个反相器都包括：P‑型单FinFET晶体管(PU)，和N‑型(PD)晶体管，其中，所述PD晶体管包括至少两个以并联结构电连接的FinFET晶体管；第三PG晶体管，和第四PG晶体管，其中，所述第三PG晶体管和所述第四PG晶体管中的每个均包括至少两个以并联结构电连接的FinFET晶体管；CVdd线；CVss线；位线；位线条；字线；形状，所述形状是矩形单元形状，其中，所述第二形状包括：第二X‑节距(X2)，和第二Y‑节距(Y2)；其中，所述多个第一SRAM单元中的每个单元都电连接至写入辅助电路，其中，所述写入辅助电路被配置为辅助所述多个第一SRAM单元中的每个单元的写入周期能力；其中，所述多个第二SRAM单元中的每个单元都不包括写入辅助电路；以及其中，X1与Y1的长度比基本上大于2，Y1与Y2的尺寸比基本上相同，而X2与X1的长度比基本上大于1.15。 |
