发明名称 |
三维记忆体阵列架构 |
摘要 |
明提供三维记忆体阵列及其形成方法。一例示性三维记忆体阵列可包含:一堆叠,其包括藉由至少一绝缘材料而彼此分离之复数个第一导电线;及至少一导电延伸部,其经配置以实质上垂直于该复数个第一导电线延伸,使得该至少一导电延伸部与该复数个第一导电线之至少一者之一部分相交。围绕该至少一导电延伸部形成储存元件材料。围绕该至少一导电部延伸形成单元选择材料。
|
申请公布号 |
TWI520272 |
申请公布日期 |
2016.02.01 |
申请号 |
TW102131392 |
申请日期 |
2013.08.30 |
申请人 |
美光科技公司 |
发明人 |
皮欧 弗得瑞 |
分类号 |
H01L21/8239(2006.01);H01L27/105(2006.01);H01L23/52(2006.01) |
主分类号 |
H01L21/8239(2006.01) |
代理机构 |
|
代理人 |
陈长文 |
主权项 |
一种三维记忆体阵列,其包括:一堆叠,其包括在若干层级处藉由至少一绝缘材料而彼此分离之复数个第一导电线;至少一导电延伸部,其经配置以实质上垂直于该复数个第一导电线延伸,使得该至少一导电延伸部与该复数个第一导电线之至少一者之一部分相交;复数个第二导电线,其在该复数个第一导电线及该至少一导电延伸部之上形成,其中该复数个第二导电线之每一者经组态以与其下方之该至少一导电延伸部之全部耦合;储存元件材料,其围绕该至少一导电延伸部而形成,其中该储存元件材料为相变材料(PCM);及单元选择材料,其围绕该至少一导电延伸部而形成。
|
地址 |
美国 |