发明名称 |
高速逐次逼近型模数转换器的电容阵列型数模转换器电路 |
摘要 |
本实用新型涉及一种高速逐次逼近型模数转换器的电容阵列型数模转换器电路,包括全差分非二进制权重的开关电容阵列,其输入端分别接输入信号VIP、输入信号VIN、基准高电平VREFT和基准低电平VREFB,其输出端通过采样开关与动态比较器的输入端相连,动态比较器的输出端输出比较结果信号Y<sub>i</sub>至开关控制逻辑产生电路的输入端,开关控制逻辑产生电路的输出端输出多个开关控制信号至全差分非二进制权重的开关电容阵列。本实用新型的电容阵列单元采用C-2C的电容结构,采样模式下的输入总电容是固定常数值,简化输入电压缓冲器的设计,同时扩大了输入信号的带宽;极大降低差分基准电路的驱动能力,从而降低基准电路的功耗来实现整个电路系统的低功耗需求。 |
申请公布号 |
CN205005040U |
申请公布日期 |
2016.01.27 |
申请号 |
CN201520756463.0 |
申请日期 |
2015.09.28 |
申请人 |
中国电子科技集团公司第三十八研究所 |
发明人 |
付秀兰;孙金中;郭锐;高艳丽;朱家兵 |
分类号 |
H03M1/38(2006.01)I |
主分类号 |
H03M1/38(2006.01)I |
代理机构 |
合肥金安专利事务所 34114 |
代理人 |
吴娜 |
主权项 |
一种高速逐次逼近型模数转换器的电容阵列型数模转换器电路,其特征在于:包括全差分非二进制权重的开关电容阵列(10),其输入端分别接输入信号VIP、输入信号VIN、基准高电平VREFT和基准低电平VREFB,其输出端通过采样开关(20)与动态比较器(30)的输入端相连,动态比较器(30)的输出端输出比较结果信号Y<sub>i</sub>至开关控制逻辑产生电路(40)的输入端,开关控制逻辑产生电路(40)的输出端输出多个开关控制信号至全差分非二进制权重的开关电容阵列(10)。 |
地址 |
230088 安徽省合肥市高新区香樟大道199号 |