| 摘要 |
Дифференциальный усилительный входной каскад содержит два входных n-канальных транзистора (VT2) и (VT5); затвор транзистора (VT2) соединен с карманом транзистора (VT2), образуя вход VREF усилительного каскада; затвор транзистора (VT5) соединен с карманом транзистора (VT5), образуя вход VIN усилительного каскада; соединение затвора с карманом в транзисторах дифференциальной пары является особенностью схемы заявляемого устройства; истоки транзисторов (VT2) и (VT5) объединены и подключены к стокам n-канальных транзисторов (VT3) и (VT6), являющихся источниками тока, истоки транзисторов (VT3) и (VT6) подключены к общей шине, затвор транзистора (VT3) подключен к шине питания; сток транзистора (VT2) подключен к стоку р-канального транзистора (VT1), сток транзистора (VT5) подключен к стоку р-канального транзистора (VT4); затворы транзисторов (VT1), (VT4) и (VT6) соединены между собой и подключены к стоку транзистора (VT2), истоки транзисторов (VT1) и (VT4) подключены к шине питания; стоки транзисторов (VT5) и (VT4) образуют выход VOUT усилителя. |
