| 发明名称 | 铁电薄膜/缓冲层/半导体集成器件及制备方法 | ||
| 摘要 | 铁电薄膜/缓冲层/半导体集成器件及制备方法，涉及微电子材料和异质结构半导体技术领域。本发明包括半导体衬底基片和铁电薄膜，衬底基片和铁电薄膜之间设置有纳米缓冲层。本发明具有不同ZnO缓冲层厚度的异质结构表现出不同的电容-电压回线特征。 | ||
| 申请公布号 | CN102842672B | 申请公布日期 | 2016.01.20 |
| 申请号 | CN201210327259.8 | 申请日期 | 2012.09.06 |
| 申请人 | 电子科技大学 | 发明人 | 朱俊;郝兰众;吴志鹏;李言荣;张万里 |
| 分类号 | H01L41/083(2006.01)I;H01L41/39(2013.01)I | 主分类号 | H01L41/083(2006.01)I |
| 代理机构 | 成都惠迪专利事务所(普通合伙) 51215 | 代理人 | 刘勋 |
| 主权项 | 铁电薄膜/缓冲层/半导体集成器件，其特征在于，包括半导体衬底基片和铁电薄膜，衬底基片和铁电薄膜之间设置有纳米缓冲层，所述缓冲层为ZnO或者金属元素掺杂ZnO材料，其晶格取向为(002)，所述纳米缓冲层的厚度为100nm以下；所述铁电薄膜的材料为LiNbO<sub>3</sub>或者掺杂Mg原子的LN材料。 | ||
| 地址 | 610000 四川省成都市高新区（西区）西源大道2006号 | ||