发明名称 半导体装置及其制造方法
摘要 本发明提供一种半导体装置及其制造方法,用于堆叠裸片的隔离结构。该制造方法包括:于一半导体基底中形成硅穿孔,并薄化该半导体基底的背侧以露出硅穿孔。形成一隔离层于半导体基底的背侧与硅穿孔上,并薄化隔离层以重新露出硅穿孔。之后,形成一导电元件于硅穿孔上。本发明中提供的隔离结构,其围绕露出的硅穿孔,因此提供一较大的湿润表面,使焊球和基板之间可形成良好的电性连接。如此一来,可增加焊球的密度。此外,隔离层也可增加接合界面的机械强度。
申请公布号 CN101771012B 申请公布日期 2016.01.20
申请号 CN200910141836.2 申请日期 2009.05.26
申请人 台湾积体电路制造股份有限公司 发明人 张宏宾;许国经;陈承先;邱文智;余振华
分类号 H01L23/482(2006.01)I;H01L23/488(2006.01)I;H01L21/48(2006.01)I 主分类号 H01L23/482(2006.01)I
代理机构 北京德恒律师事务所 11306 代理人 陆鑫;高雪琴
主权项 一种半导体装置,包括:一半导体基底,其具有相对的电路侧与背侧;多个硅穿孔,延伸进入该半导体基底,且每一硅穿孔具有一突出部,突出于该半导体基底的背侧;一隔离层,位于该半导体基底的背侧且介于相邻的硅穿孔之间,该隔离层未延伸超过每一硅穿孔的突出部的顶端;以及一导电元件,位于每一硅穿孔的突出部上,其中,该导电元件包含焊球,且所述导电元件直接位于每一硅穿孔的突出部上;并且,所述半导体装置还包括:一蚀刻停止层,位于所述电路侧;一内层介电层,其中,所述蚀刻停止层位于所述内层介电层和所述半导体基底之间,并且与每一硅穿孔的底部直接接触;一电路,位于所述半导体基底的电路侧;接触插塞,形成于内层介电层中以提供电性接触至电路。
地址 中国台湾新竹市