用于CMOS积体电路的紧密保护环结构

摘要

明揭露一种积体电路，包括保护环结构，该保护环结构含有积体阱接头的保护环，以减小保护环结构所需的矽面积。在部分实施例中，保护环结构包括被内部和外部P-型保护环包围的N-型保护环。该N-型保护环具有交替的深N-阱和P-阱，形成在N-型外延层上，并且相互短接。内部和外部P-型保护环形成在P-阱中。N-型保护环交替的深N-阱和P-阱可以接地或保持浮动。藉由积体N-型保护环中的P-阱接头，用于P-型保护环的P-阱接头或P-接头可以省去。

主权项

一种积体电路，其包括： 第一导电类型轻掺杂的一半导体层； 形成在该半导体层中的一主动元件，该主动元件至少部分形成在第二导电类型的第一掩埋层上； 该第一导电类型的一第一保护环，形成在该半导体层中，至少包围着该主动元件的一部分； 该第二导电类型的一第二保护环，形成在半导体层中，包围着该第一保护环，该第二保护环包括该第一导电类型的一第一阱区，与该第二导电类型的一第二阱区交替排列，该第一阱区和该第二阱区形成在该第二导电类型的一第二掩埋层上，该第一阱区和该第二阱区相互短接，并且电耦合到地电压或浮动； 该第一导电类型的一第三保护环，形成在该半导体层中，包围着该第二保护环； 其中该第一保护环和该第三保护环不接受直连，并且偏置到与该第二保护环中的该第二导电类型的该第二阱区相同的电势。