| 发明名称 | 非易失性半导体存储装置 | ||
| 摘要 | 本发明提供一种具有以下隧道绝缘膜的非易失性半导体存储装置，该隧道绝缘膜即使将EOT作薄也能抑制低电场中的泄漏电流，并且提高高电场中的泄漏电流。该非易失性半导体存储装置包括存储元件，该存储元件包括：半导体基板；在半导体基板上隔开地形成的源区和漏区；第1绝缘膜，形成在源区和漏区之间的半导体基板上，具有通过添加与基材不同的元素而形成的捕获和释放电子的位置的、包括不同介电常数的绝缘层，上述捕获和释放电子的位置处于比构成上述半导体基板的材料的费米能级高的能级；在上述第1绝缘膜上形成的电荷蓄积膜；在上述电荷蓄积膜上形成的第2绝缘膜；以及在上述第2绝缘膜上形成的控制栅电极。 | ||
| 申请公布号 | CN101540327A | 申请公布日期 | 2009.09.23 |
| 申请号 | CN200910128787.9 | 申请日期 | 2009.03.19 |
| 申请人 | 株式会社东芝 | 发明人 | 小池正浩;三谷祐一郎;中崎靖;小山正人 |
| 分类号 | H01L27/115(2006.01)I;H01L29/792(2006.01)I;H01L29/423(2006.01)I | 主分类号 | H01L27/115(2006.01)I |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 郭 放 |
| 主权项 | 1.一种非易失性半导体存储装置，其特征在于，包括存储元件，该存储元件包括：半导体基板；在上述半导体基板上隔开地形成的源区和漏区；第1绝缘膜，形成在上述源区和上述漏区之间的上述半导体基板上，具有通过添加与基材不同的元素而形成的捕获和释放电子的位置的、包括不同介电常数的绝缘层，上述捕获和释放电子的位置处于比构成上述半导体基板的材料的费米能级高的能级；在上述第1绝缘膜上形成的电荷蓄积膜；在上述电荷蓄积膜上形成的第2绝缘膜；以及在上述第2绝缘膜上形成的控制栅电极。 | ||
| 地址 | 日本东京都 | ||