发明名称 |
集成电路电感及其制作方法 |
摘要 |
一种集成电路电感,包括:半导体衬底;半导体衬底上的介电层,所述介电层中形成有介电层空腔,介电层空腔深度小于介电层厚度;介电层上形成有集成电路电感,所述集成电路电感的位置与位于介电层中介电层空腔位置相对应。相应的,本发明还提供了一种集成电路电感的制作方法,包括:提供半导体衬底;在所述半导体衬底上形成介电层,所述介电层中形成有牺牲层,所述牺牲层厚度小于介电层的厚度;在介电层上形成集成电路电感,所述集成电路电感位置与牺牲层位置相对应;移除所述牺牲层,形成介电层空腔。所述介电层空腔可以降低集成电路电感下方介电材料的介电系数,减小寄生电容,从而提高了集成电路电感的品质因子。 |
申请公布号 |
CN102087995A |
申请公布日期 |
2011.06.08 |
申请号 |
CN200910199994.3 |
申请日期 |
2009.12.04 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
陈真;林永锋;黄琳 |
分类号 |
H01L21/77(2006.01)I;H01L27/01(2006.01)I;H01F37/00(2006.01)I |
主分类号 |
H01L21/77(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
李丽 |
主权项 |
一种集成电路电感的制作方法,包括:提供半导体衬底;在所述半导体衬底上形成介电层,所述介电层中形成有牺牲层,所述牺牲层厚度小于介电层的厚度;在介电层上形成集成电路电感,所述集成电路电感位置与牺牲层位置相对应;移除所述牺牲层,形成介电层空腔。 |
地址 |
201203 上海市浦东新区张江路18号 |