行读取电路

摘要

一种行读取电路，用以对画素阵列中分别经由第一及第二资料线传输之第一及第二画素讯号进行取样。行读取电路包括第一及第二取样电路、放大器电路及控制电路。控制电路用以在第一取样期间中控制第一取样电路对第一画素讯号之重置位准及资料位准进行取样，并用以在第二取样期间中控制第二取样电路对第二画素讯号之重置位准及资料位准进行取样。控制电路控制放大器电路在第一输出期间中输出第一画素讯号之重置位准及资料位准，并在第二输出期间中输出第二画素讯号之重置位准及资料位准。

主权项

一种行读取(Correlated Double Sampling)电路，用以对一画素阵列中经由一第一资料线传输之一第一画素讯号及经由一第二资料线传输之一第二画素讯号进行取样，该行读取电路包括：一第一取样电路及一第二取样电路；一放大器电路；以及一控制电路，用以在一第一取样期间中控制该第一取样电路对该第一画素讯号之一第一重置位准及一第一资料位准进行取样，并用以在一第二取样期间中控制该第二取样电路对该第二画素讯号之一第二重置位准及一第二资料位准进行取样；其中，该控制电路更用以控制该放大器电路在一第一输出期间中输出该第一取样电路取样所得到之一第一取样重置位准及一第一取样资料位准，并在一第二输出期间中输出该第二取样电路取样所得到之一第二取样重置位准及一第二取样资料位准。如申请专利范围第1项所述之行读取电路，其中该第一及该第二取样电路分别包括：一第一取样电容及一第二取样电容，分别用以在该第一取样期间之一第一子期间对该第一重置位准进行取样，及用以在该第一取样期间之一第二子期间对该第一资料位准进行取样；及一第三取样电容及一第四取样电容，分别用以在该第二取样期间之一第三子期间对该第二重置位准进行取样，及用以在该第二取样期间之一第四子期间对该第二资料位准进行取样。如申请专利范围第2项所述之行读取电路，其中该控制电路包括：一第一开关及一第二开关，第一输入端耦接至该第一资料线，第二输入端分别耦接至该第一取样电容之一第一端及该第二取样电容之第一端，该第一及该第二开关分别于该第一及该第二子期间导通；及一第三开关及一第四开关，第一输入端耦接至该第二资料线，第二输入端分别耦接至该第三取样电容之一第一端及该第四取样电容之第一端，该第三及该第四开关分别于该第三及该第四子期间导通。如申请专利范围3项所述之行读取电路，其中：该放大器电路包括一第一放大器及一第二放大器；该控制电路更包括：一第五开关及一第六开关，第一输入端分别耦接至该第一及该第二放大器之输入端，第二输入端接收一参考电压，该第五及该第六开关用以在一重置期间中提供该参考电压至该第一及该第二放大器之输入端；该重置期间触发于该第一及该第二输出期间之前，且该重置期间、该第一及该第二输出期间相互错开(Non-overlapped)。如申请专利范围第4项所述之行读取电路，其中该控制电路更包括：一第七开关及一第八开关，第一输入端分别耦接至该第一及该第二取样电容之第一端，第二输入端分别耦接至该第一及该第二放大器之输入端，该第七及该第八开关于该第一输出期间导通；及一第九开关及一第十开关，第一输入端分别耦接至该第三及该第四取样电容之第一端，第二输入端分别耦接至该第一及该第二放大器之输入端，该第九及该第十开关于该第二输出期间导通。如申请专利范围第4项所述之行读取电路，其中该控制电路更包括：一第七开关及一第八开关，第一输入端分别耦接至该第一及该第二取样电容之第二端，第二输入端分别耦接至该第一及该第二放大器之输入端，该第七及该第八开关于该第一输出期间导通；及一第九开关及一第十开关，第一输入端分别耦接至该第三及该第四取样电容之第二端，第二输入端分别耦接至该第一及该第放大器之输入端，该第九及该第十开关于该第二输出期间导通。如申请专利范围第6项所述之行读取电路，其中：该第五及该第七开关更在该第一子期间中导通，以提供该参考电压至该第一取样电容之第二端；该第六及该第八开关更在该第二子期间中导通，以提供该参考电压至该第二取样电容之第二端；该第五及该第九开关更在该第三子期间中导通，以提供该参考电压至该第三取样电容之第二端；及该第六及该第十开关更在该第四子期间中导通，以提供该参考电压至该第四取样电容之第二端。如申请专利范围第6项所述之行读取电路，其中该控制电路更包括：一第十一开关，用以在一第一位准移位期间中使该第一及该第二取样电容之第一端具有相同之电压位准；及一第十二开关，用以在一第二位准移位期间中使该第三及该第四取样电容之第一端具有相同之电压位准。如申请专利范围第2项所述之行读取电路，其中该第一及该第三子期间实质上为相同之操作期间，该第二及该第四子期间实质上为相同之操作期间。如申请专利范围第1项所述之行读取电路，其中该第一及该第二资料线为相异之资料线。一种行读取(Correlated Double Sampling)电路，用以对一画素阵列中经由一第一资料线传输之一第一画素讯号及经由一第二资料线传输之一第二画素讯号进行取样，该行读取电路包括：一放大器电路；一第一取样电路，包括：一第一取样电容及一第二取样电容，该第一及第二取样电容之第一端接收一第一参考电压；一第二取样电路，包括：一第三取样电容及一第四组电容，该第三及该第四取样电容之第一端接收该第一参考电压；以及一控制电路，包括：一第一组开关，用以在一第一取样期间将具有一第一重置位准之该第一画素讯号及具有一第一资料位准之该第一画素讯号分别提供至该第一及该第二取样电容之第二端；一第二组开关，用以在一第二取样期间将具有一第二重置位准之该第二画素讯号及具有一第二资料位准之该第二画素讯号分别提供至该第三及该第四取样电容之第二端；一第三组开关，用以在一第一输出期间耦接该第一及该第二取样电容之第二端至该放大器电路，以输出该第一取样电容取样之该第一重置位准及输出该第二取样电容取样之该第一资料位准；及一第四组开关，用以在一第二输出期间耦接该第三及该第四取样电容之第二端至该放大器电路，以输出该第三取样电容取样之该第二重置位准及输出该第四取样电容取样之该第二资料位准。如申请专利范围第11项所述之行读取电路，其中：该放大器电路包括一第一放大器及一第二放大器；该控制电路更包括：一第五组开关，用以在一重置期间中提供一第二参考电压至该第一及该第二放大器之输入端；及该重置期间触发于该第一及该第二输出期间之前，且该重置期间、该第一及该第二输出期间相互错开(Non-overlapped)。一种行读取(Correlated Double Sampling)电路，用以对一画素阵列中经由一第一资料线传输之一第一画素讯号及经由一第二资料线传输之一第二画素讯号进行取样，该行读取电路包括：一放大器电路；一第一取样电路，包括：一第一取样电容及一第二取样电容；一第二取样电路，包括：一第三取样电容及一第四取样电容；以及一控制电路，包括：一第一组开关，用以在一第一取样期间将具有一第一重置位准之该第一画素讯号及具有一第一资料位准之该第一画素讯号分别提供至该第一及该第二取样电容之第一端；一第二组开关，用以在一第二取样期间将具有一第二重置位准之该第二画素讯号及具有一第二资料位准之该第二画素讯号分别提供至该第三及该第四取样电容之第一端；一第三组开关，用以在一第一输出期间耦接该第一及该第二取样电容之第二端至该放大器电路，以输出该第一取样电容取样之该第一重置位准及输出该第二取样电容取样之该第一资料位准；及一第四组开关，用以在一第二输出期间耦接该第三及该第四取样电容之第二端至该放大器电路，以输出该第三取样电容取样之该第二重置位准及输出该第四取样电容取样之该第二资料位准。如申请专利范围第13项所述之行读取电路，更包括：一第五组开关，用以在一重置期间提供一参考电压至该第一及该第二放大器之输入端；及该重置期间触发于该第一及该第二输出期间之前，且该重置期间、该第一及该第二输出期间相互错开(Non-overlapped)。如申请专利范围第14项所述之行读取电路，其中：该第三组及该第五组开关更在该第一取样期间中导通，以提供该参考电压至该第一及该第二取样电容之第二端；该第四组及该第五组开关更在该第二取样期间中导通，以提供该参考电压至该第三及该第四取样电容之第二端。如申请专利范围第13项所述之行读取电路，其中该控制电路更包括：一第六组开关，用以在一第一位准移位期间中使该第一及该第二取样电容之第一端具有相同之电压位准，并用以在一第二位准移位期间中使该第三及该第四取样电容之第一端具有相同之电压位准。