| 发明名称 | 晶片的封装单元堆迭模组 | ||
| 摘要 | 本实用新型公开了一种晶片的封装单元堆迭模组，包含第一封装基材、第一上层电路和第一复数个上层金属柱，第一上层电路设置于第一封装基材上方；第一复数个上层金属柱设置于第一封装基材上方，电性耦合于第一上层电路。本实用新型是一种晶片封装单元的垂直堆迭(package-on-package,POP)技艺，使用铜金属柱(copper pillar)作为封装单元之间的电性连接单元，可以使用于逻辑晶片封装基材与记忆体晶片封装单元的封装基材之间的垂直堆迭的连接。 | ||
| 申请公布号 | CN204885152U | 申请公布日期 | 2015.12.16 |
| 申请号 | CN201520403956.6 | 申请日期 | 2015.06.12 |
| 申请人 | 胡迪群 | 发明人 | 胡迪群 |
| 分类号 | H01L23/498(2006.01)I;H01L25/18(2006.01)I;H01L21/48(2006.01)I;H01L21/60(2006.01)I | 主分类号 | H01L23/498(2006.01)I |
| 代理机构 | 上海浦一知识产权代理有限公司 31211 | 代理人 | 潘诗孟 |
| 主权项 | 一种晶片的封装单元堆迭模组，其特征是，包含第一封装基材、第一上层电路和第一复数个上层金属柱，第一上层电路设置于第一封装基材上方；第一复数个上层金属柱设置于第一封装基材上方，电性耦合于第一上层电路。 | ||
| 地址 | 中国台湾新竹县竹东镇学府东路354号 | ||