メモリセルを感知するための自己バイアスマルチ基準

摘要

いかなるメモリセルもアサートされていないビット線上に出現する電流は、ＶＤＤ電位でビット線と電力供給部との間に接続されるゲート−ドレイン短絡ＰＭＯＳプルアップデバイスにバイアスをかけるように読取が行われる前のビット線事前充電時間中に使用されてもよい。このＰＭＯＳプルアップデバイスのゲートに接続される静電容量は、いったん事前充電時間が完了すると、ドレインが切断されるときに、結果として生じたゲート−ソース電圧を「格納する」ために使用されてもよい。いったん読取動作が開始すると、「格納された」結果として生じたゲート−ソース電圧を有する、ＰＭＯＳプルアップデバイスの電流、および「格納された」結果として生じたゲート−ソース電圧自体は、その読取動作中にビット線に接続されるアサートされたメモリセルの状態を感知するための基準、またはマルチ基準として、再利用される。