TRANSISTOR ARRANGEMENT FOR AN ASSEMBLY UNDER PRESSURE AND ASSEMBLY UNDER PRESSURE HAVING AT LEAST ONE SUCH TRANSISTOR ARRANGEMENT

摘要

Die Erfindung betrifft eine Transistoranordnung (3) für einen Spannverband (1), mit einem ersten Träger (8), auf dem zumindest ein Transistorchip (5) angeordnet ist, und mit einem zweiten Träger (9), der von zumindest einem Abstandshalter (6) in einem Normalbetrieb der Transistoranordnung (3) in einem vorbestimmten Abstand zu dem ersten Träger (8) gehalten wird, wobei der Abstandshalter (6) und der Transistorchip (5) zwischen den beiden Trägern (8, 9) angeordnet sind, wobei der zumindest eine Abstandshalter (6) zumindest teilweise aus einem unter einem Wärmeeinfluss erweichenden Material besteht und in einer Ebene des ersten Trägers (8) neben dem Transistorchip (5) angeordnet ist, wodurch der Transistorchip (5) bei einem Druck auf die Träger (8, 9) druckfrei ist, um eine sogenannte conduct-on-fail-Funktionalität, eine zuverlässige permanente elektrische Durchleitfähigkeit nach einem thermischen Fehlerfall, für einen Transistorchip zu erzielen und dabei in einem Normalbetrieb vor dem Fehlerfall eine Lebensdauer des Transistorchips nicht zu beeinträchtigen.