| 主权项 |
一种半导体记忆装置，其包含：记忆单元阵列，其包含：复数个记忆单元；复数条字元线，该等连接于上述记忆单元之至少一部分之复数个上述记忆单元；复数条位元线，该等连接于上述记忆单元之至少一部分之复数个上述记忆单元；及复数个区块，该等包含上述记忆单元之至少一部分之复数个上述记忆单元之一群；不良资讯记忆区块，其系上述复数个区块之至少1个，且记忆上述记忆单元阵列内之不良资讯；第1不良检测部，其读取上述不良资讯记忆区块内之至少一部分之上述记忆单元之资料，且藉由验证该资料而判定上述不良资讯记忆区块内是否存在不良；第2不良检测部，其系当由上述第1不良检测部判定为存在不良时，变更上述记忆单元之资料之读取电压位准，且再次读取上述不良资讯记忆区块内之至少一部分之上述记忆单元之资料，藉由验证该资料而判定上述不良资讯记忆区块内是否存在不良；及不良决定部，其系当由上述第2不良检测部判定为存在不良时，将上述不良资讯记忆区块决定为不良。 |
