半导体封装结构

摘要

本发明公开一种半导体封装结构，包括一本体、多个第一层、第二层、第三层以及第四层电性接点，前述第一层、第二层、第三层以及第四层电性接点以矩阵方式由外而内依序排列在本体的底面上。相邻的第一层电性接点之间具有两种不同的间距，且相邻的第三层电性接点之间也具有前述两种不同的间距。

主权项

一种半导体封装结构，包括：本体，包覆一半导体芯片并具有一底面；多个第一层电性接点，设置于该底面且电连接该半导体芯片；多个第二层电性接点，设置于该底面且电连接该半导体芯片；多个第三层电性接点，设置于该底面且电连接该半导体芯片；多个第四层电性接点，设置于该底面且电连接该半导体芯片，该些第一层、第二层、第三层以及第四层电性接点以矩阵方式由外而内依序排列在该底面上；其中，相邻的该些第一层电性接点之间具有两种不同的间距，且相邻的该些第三层电性接点之间也具有该两种不同的间距，其中该两种不同的间距包括一第一间距以及一第二间距，且该第二间距大于该第一间距。