| 主权项 |
一种处理器，其包含：一记忆体解码器，用以监控在一记忆体中藉由一装置而可存取的分派给该装置之一预定的记忆体区块，该记忆体解码器用以侦测藉由该装置至该预定的记忆体区块之一投递式写入资料异动，并响应于该投递式写入资料异动用以产生对于一讯息发讯中断(MSI)的一模拟式MSI信号；一中断控制器，用以接收自该记忆体解码器之该模拟式MSI信号并响应于该模拟式MSI信号，该中断控制器用以取得自该预定的记忆体区块之一中断向量，而不必接收自该装置之一MSI请求；和一执行单元，用以使用撷取自该预定之记忆体区块的中断资料，执行与该中断向量相联结之一中断服务常式(ISR)以服务该MSI，而不必经由一输入输出(IO)资料异动自该装置取得该中断资料。
|
