| 摘要 |
한 세트의 데이터 비트들을 하나 이상의 송신 레지스터들에 클럭하기 위해 하나 이상의 데이터 클럭들에 연관된 한 세트의 지연들, 한 세트의 데이터 비트들을 적어도 하나의 수신 레지스터에 전송하기 위한 하나 이상의 데이터 스트로브들, 및/또는 적층-다이 메모리 볼트에 연관된 다이 상에 메모리 어레이에 액세스하기 위한 한 세트의 메모리 어레이 타이밍 신호들을 제어하게 동작하는 것들과 같은 시스템들 및 방법들이 개시된다. 또한, 여기에서 시스템들 및 방법들은 적층-다이 메모리 볼트에 연관된 데이터 아이 훈련 동작들 및/또는 메모리 어레이 타이밍 훈련 동작들을 수행하는 것들을 포함한다. |
